2012. 3. 7. 16:04

1331103584_PCIM_2003.zip  트랜스 설계 자료     1331103584_PowerEsim Link v1.3.1.zip  트랜스 설계툴(프리웨어)

http://www.poweresim.com/에서 가져옴 여기에가면 사용설명서 등이 있음

Posted by Paul Hwang
2012. 3. 7. 15:51

2001년에 발표된 Unitrode magnetic seminar의 번역자료 입니다.

Design procedure


Step 1

먼저, 트랜스에 관련된 응용회로의 고정 변수들을 정의한다.

Vin range: 100 ~ 190V

DC output 1: 5V, 50A

DC output 2: None

Circuit Topology: Forward Converter

Switching frequency: 200KHz

Max Loss (absolute): 2.5W

Max temperature rise, T: 40

Cooling Method: Natural Convection

 

Step 2

듀티를 설정한다.

Dlim: 시스템이나 컨틀로러에서 허용 가능한 최대 듀티 한계

Dmax: 최저 입력전압에서의 정상상태 최대 듀티. 이때 Dynamic Input/Output 변화을 감안해 약간의 여유를 둔다. 이때 설정한 Dmax은 초기 가정값에 불과하다.

Dlim: 0.47

Dmax: 0.42

Vin(min) * Dmax = 42V

Vin(max) * Dlim = 89.3V

 

Step 3

최대 부하에서의 2차측 전압 Vo1'을 계산한다. 여기에는 2차측 다이오드의 순방향 전압 손실 VF 2차측 권선에서의 전압 감소분을 포함한다.

Vo1' = 5.0V + 0.4V = 5.4 V

 

Step 4.

적절한 턴비 n을 계산한다.

n = Np/Ns1 = Vin * D / Vo1' = 42V / 5.4V =7.8

가능한 턴비: 8:1, 7:1, 15:2

 

Step 5.

코어의 재질과 형상, 그리고 대충의 사이즈를 결정한다. 이때 코어 제조업체의 selection guide을 참고하거나, 본 자료의 area product (AP)에 관한 식을 참고한다. * 보빈을 이용할 것인가도 결정한다.

Core Material: Ferrite, Magnetics Type P

Core Type, Family: ETD

Core Size: 34mm - ETD34

 

Step 6.

선택된 코어의 외형에 관한 파라미터들을 추출한다.


Ae, Effective cross-sectional area: 0.97cm2

Le, Effective magnetic path length: 7.9cm

Ve, Effective core volume: 7.64cm3

Aw, Window area of core: 1.89cm2

Aw', Window area of bobbin (with required creepage): 1.23cm2

Bw, Breadth of core: 2.36cm

Bw', Breadth of bobbin (with required insulation): 1.30cm

Hw, Height of core: 0.775cm

Hw', Height of bobbin (with required creepage): 0.6cm

MLT, Mean length per turn with core: 5.8cm

MLT, Mean length per turn with bobbin: 6.1cm

 

Step 7.

코어의 열저항 계수 RT 를 구하고, 이를 이용하여 손실 한계치를 설정한다.

코어의 열저항 값을 추출한다. 코어의 열저항은 과거에는 코어의 데이터시트에 제공되는 경우도 있었으나, 없을 경우, 본 자료에서 제공된 수식을 통해서 계산한다. (이때, 공식의 Aw는 보빈의 사용여부에 관계없이 보빈의 것이 아니라, 코어의 권선창 면적이다)

 

EC ETD 코어에 관한 열저항 계산 수식에 따라,

RT = 800 / (22 * Aw) = 36 / 1.89cm2 = 19 [/W]

 

다음으로 max T 로 부터 손실 한계를 계산한다.

Plim = max T / RT = 40/ 19 [/W]= 2.1W

 

이 값은 맨 처음 가정한 Max loss (2.5W) 보다 작기 때문에 수용가능한 수치다. 계산된 손실 한계치를 임시적으로 반으로 나누어 코어와 권선 손실로 각각 할당한다.

Pcore: 1 W

Pwinding: 1.1W

 

Step 8.

손실 제한치를 근거로한 자속(밀도) 변동폭을 계산한다.

 

먼저 단위부피당 최대 코어 손실을 계산한다.

Pcore / Ve = 1W / 7.64cm3 = 131 mW/cm3 ( = kW/m3)

 

이 값과 스위칭 주파수를 해당 코어의 코어 손실 그래프에 대입, peak flux density, Bpk (최대 자속밀도)를 찾는다. B Bpk *2를 한 값이다.

 

본 응용에서 코어 재료는 P 타입으로 아래의 그래프를 이용한다.

Pcore/Ve = 131 mW/cm3 fsw 200kHz 이므로,

B = 2 * 800G = 1600 G (= 1.6 T)

△Φ = B * Ae


Step 9

패러데이 법칙을 이용 2차측 권선의 턴 수를 계산한다.

따라서 Ns1

Ns1 = Vo1' * Ts / ( B * AE ) = 5.4V * 5 * 10-6s / (0.16T * 0.97 * 10-4m2) = 1.74 Turns

반내림해서 1 턴으로 한다면, 턴당 전압. 자속 변동, 코어 손실은 상대적으로 커지고, 반올림해서 2 턴으로 한다면 코어 손실은 줄어드는 대신 권선 손실은 증가할 것이다. 여기서는 계산값이 2턴에 더욱 가깝기 때문에 2 턴으로 하기로 한다.

 

Step 10

2차측 턴 수가 2턴일 경우의 자속 변동과 코어 손실을 다시 계산한다.

revised B = 0.16T * 1.74 Turns / 2 Turns = 0.14T

P 타입 코어 손실 그래프에서 0.14T / 2 ( = 700 Gauss)에서의 단위부피당 코어 손실은 110[mW/cm3] 이 되고,

전체 코어 손실은, revised Pcore = 110 mW/cm3 * 7.64cm3 = 0.84W

 

Step 11

1차측 턴수를 계산한다. 턴 비가 큰 경우는 듀티가 줄어들고, 그에 따라 1차측 peak 전류가 감소하는 대신 권선 손실이 증가하는 단점이 있다. 반복적인 계산을 통해 Step 4에서 얻은 가능한 턴비 중 15:2 (= 7.5:1) 가 가장 적절한 선택이 된다.

초기 가정한 Dmax로 계산한 Vin(min) * Dmax 를 다시 계산하면,

revised Vin(min) * Dmax = n * Vo' = 7.5 * 5.4 = 40.5V

 

최악조건에서의 최대 자속(밀도) 변동 한계치를 구하면,

Blim = [revised B] * [Vin(max) * Dlim] / [revised Vin(min) * Dmax]

Blim = 0.14T * 89.3 / 40.5 = 0.31T

 

* 말할 필요도 없이 이 값은 해당 코어의 Bsat 을 넘어서지 않아야 하며, 대부분의 SMPS용 페라이트 코어에서 최악조건에서의 Bsat 0.31T 보다는 크므로, 적절하다고 말할 수 있다.

 

Step 12

권선 구조를 선택한다.

누설인덕턴스와 권선 손실을 최소로 하기 위해 그림 4-1에서와 같이 *인터리브 권선을 활용한다. (interleaved structure)


인터리브 권선 구조는 2개의 섹션으로 나뉜다. 개별 섹션에는 각각 15턴의 1차측과 2차측의 1턴이 각각 감긴다. 최종적으로 두 개의 1차측은 병렬로 연결되며, 1차측 전류는 반으로 나누어져 이 두 개의 병렬 권선에 동일하게 흐른다. 반면 2턴의 2차측 권선은 개별 섹션에 각각 1턴씩 할당되며, 최종적으로 직렬연결되어 2턴이 된다.

2차측에 동테잎을 이용할 경우, 각각의 동테잎의 두께는 AC 저항의 증가없이, DC 저항을 최소로 하기 위해 Dpen (skin depth)보다 두꺼워야 한다.

 

* 인터리브 권선구조와 샌드위치 권선구조

샌드위치 권선구조는 인터리브 권선구조의 한 예라고 볼 수 있다. 샌드위치 권선의 경우, 1차측 턴수를 2개로 분할하여 그 사이에 2차측을 배치시키며, 각 권선 섹션의 1차측은 최종적으로 직렬연결된다. 여기서 적용한 인터리브 권선에서는 전체 1차측 턴수가 늘어나는 대신, 개별 와이어의 선경은 줄어들며, 1-2차 절연을 위한 배리어와 절연 테잎의 적용은 샌드위치 권선과 동일하게 적용된다.

 

Step 13

해당 스위칭 주파수에서의 Dpen을 계산한다.

(* 자세한 내용은 Section 3 sub. "Eddy current losses in transformer windings and circuit wiring"을 참고)

Dpen = 7.6 / fsw = 7.6 / 200,000 = 0.017 cm

 

Step 14

최소 입력전압(그리고 Dmax)에서의 1, 2차 권선에 흐르는 전류의 DC, AC, rms 치를 계산한라.

(* Section 3. "Windings"을 참고)

Secondary current (DC), Isdc = 50A * revised Dmax = 50 * 0.405 = 20.25A

Secondart current (AC), Isac = Isdc * ((1 - D) / D) = 24.5A

Primary current (DC), Ipdc = Isdc/n = 20.25 / 7.5 = 2.7A

Primary current (AC), Ipac = Isac/n = 24.5 / 7.5 = 3.27A

인터리브 권선 구조에서의 개별 섹션의 1차측 전류는 위 값의 반이 된다.

In interleaved structure, Ipdc = 1.35A

In interleaved structure, Ipac = 1.65A

Step 15

1차측 권선 설계

1차 턴수가 15턴이고, 코아의 이용가능한 권선창의 폭이 1.3cm 이므로, 이용가능한 와이어의 직경은 최대 0.87mm 가 된다. AWG 21은 절연을 포함한 와이어 직경이 0.87mm이므로 앞서의 조건을 만족한다. (내부 동선의 직경은 0.72mm)

실효 층 두께 Q (effective layer thickness),

Q = (layer thickness)/Dpen

여기서 layer thickness = 0.83 * Dcu * (Dcu/Dwire)

 

여기서

Dcu: 와이어내 동선의 단면적

Dwire: 절연부분을 포함한 와이어의 직경

Q = 0.83 * 0.072cm * (0.072cm/0.087cm) / 0.017cm = 3.19

(*자세한 내용은 Section 3 sub. "Eddy current losses in transformer windings and circuit wiring"을 참고)


위의 Dowell 커브로부터 1 layer Rac/Rdc = 3.1으로, ac 손실이 상대적으로 크다는 것을 의미한다. 따라서 와이어를 개선할 필요가 있다. 단일 와이어 대신에 AWG 42 * 100 가닥의 리츠 와이어를 사용할 경우, 리츠와이어의 전체 직경은 0.81mm 이고 단위길이 당 저항은 0.545m/cm (* AWG 42의 단위길이 당 저항은 54.5m/cm.)

 

권선층 하나의 DC 저항은

Rdc = /cm * MLT * Np = 0.00055 /cm * 6.1cm * 15 = 0.05

 

1차측 DC 권선 손실은 각 섹션당,

Rdc * Ipdc2 = 0.05 * (1.35A)2 = 0.091W

 

1차측 전체 DC 권선 손실은 0.18W.

리츠와이어를 사용할 경우의 AC 권선 손실은 리츠 와이어 내부의 실효 권선층을 고려할 필요가 있다. AWG 42의 와이어 100가닥의 리츠와이어의 경우 내부에는 10개의 권선층이 포함되어 있다고 보는 것이 타당하다. (10 * 10 = 100) 그리하여 이 경우의 Q는 단일 와이어를 사용할 경우의 대략 1/10 이 된다. (= 0.31) Dowell의 그래프로부터 Rac/Rdc 1.2의 값을 얻을 수 있다.

 

따라서 Rac = Rdc * 1.2 = 0.06

1차측 AC 권선 손실은 각 섹션당

Rac * Ipac2 = 0.06 * (1.65A)2 = 0.16W

 

1차측 전체 AC 권선 손실은 0.32W 가 된다.

 

1차측 전체 권선 손실은

Primary Pwinding = Pac winding +P dc winding = 0.32W + 0.18W = 0.5W

 

Step 16

2차측 권선 설계

2차측 권선은 동테잎(copper strip or copper foil)으로 감은 2턴이 2개의 권선층을 가진다. 동테잎은 폭이 1.3cm이고 (권선창의 폭 1.3cm 를 최대한 활용하기 위해) 두께가 0.13cm이다. 인터리브 권선 구조를 이용함으로써 2개의 권선 섹션 각각에는 2차측 권선층이 하나씩 대응되게 된다. 이것으로 동테잎의 두께가 Dpen보다 커져 AC 손실의 증가없이 DC 손실이 최소가 된다. 이것은 AC 전류가 개별 턴의 바깥면에만 흐르게됨으로써 가능한 것이다. 전도체의 두께가 두꺼워짐으로써 Rac/Rdc 는 증가하게 되지만, Rac는 그대로인 채 Rdc가 감소하기 때문에 나타나는 현상이다.

 

동테잎을 2차측 권선으로 활용한 경우, 실효 권선층 두께는 전도체의 두께와 같고, 따라서 여기서는 0.1cm가 된다.

(이때 layer 개수는 개별 섹션 기준이므로 1개가 된다)

 

Q = layer thickness / Dpen = 0.13 / 0.017 = 7.6

Rac / Rdc = 7.5

Rac / Rdc 값이 얼핏 크게 보이지만, Rdc 가 아주 작기 때문에 문제없는 수치이다.

Rdc = ρ * MLT * Ns / (Bw' * Hw')

      = 2.3 * 10-6 -cm * 6.1cm * 2 / (1.3cm * 0.13cm)

      = 166 μΩ

여기서 ρ는 100℃ 에서의 구리의 비저항이다.

 

2차측 전체 DC 권선 손실은

Pdc = Rdc * Isdc2 = 166μΩ * (20.25A)2 = 0.068W

 

2차측 전체 AC 권선 손실은

Pac = Rdc * (Rac / Rdc) * Isac2 = 166 μΩ * 7.5 * (24.5A)2 = 0.75W

 

2차측 전체 권선 손실은

Secondary Pwinding = Pac winding +P dc winding = 0.068W + 0.75W = 0.82W

 

1,2 차 전체 권선 손실은

Total Pwinding = Primary Pwinding + Secondary Pwinding = 0.5W + 0.82W = 1.32W

 

트랜스 전체 손실은

Pcore + Pwinding = 0.84W + 1.32W = 2.16W

 

최종적으로 트랜스 전체 손실은 최대 손실 한계 2.5W보다는 낮지만, max T 로 부터 구한 손실 한계 2.1W 보다는 약간 크다.

 

Posted by Paul Hwang
2007. 11. 22. 15:37

FET란 전계효과트랜지스터(Field effect transistor)를 가르키는 말인데 FET는 일반적인 접합트랜지스터와 외관은 거의 유사하지만 내부구조와 동작원리는 전혀 다른 것입니다. FET는 각종 고급 전자기계와 측정장비, 자동제어회로 등에 이용되고 있습니다.

이와같은 FET는 구조에 의해 분류하면 접합FET(J-FET)와 MOS FET의 두 종료가 있으며 이것들은 각각 전류의 통로가 P형 반도체로 된 P체널형과 전류의 통로가 N형 반도체로 된 N체널 형이 있습니다.

P체널형은 정공이 전류를 운반하는 것으로 PNP형 TR과 비슷하고 N체널형은 전자가 전류를 운반하는 것으로 NPN형의 TR과 비슷합니다.



:: P체널형 접합 FET



위의 그림은 P체널 접합 FET의 구조입니다. 이것은 P형 반도체의 측면에 N형 반도체를 접합하고 P형 반도체의 양단과 측면에 부착된 N형 반도체로부터 각각 리드를 내놓은 것인데 측면에 나온 리드는 게이트(G: Gate)이고 P형 반도체의 양단에서 나온 두개의 리드중 한쪽은 소스(S: Source)라 하며 다른 한쪽은 드레인(D : Drain)이라고 합니다.

위의 그림의 우측은 P채널 접합 FET를 나타내는 기호입니다. 게이트에 표시된 화살표는 게이트 접합부의 순방향을 나타낸 것으로 P채널 형임을 알려 주는 것입니다.

화살표가 TR에서 밖으로 나오는 방향으로 있을때는 P체널 형이고, 밖에서 TR쪽으로 들어가는 방향일때는 N체널 형입니다.

FET가 동작할 때는 드레인과 소스간에 전류가 흐르는데 위의 그림에서는 전류가 흐르는 통로가 P형 반도체로 되어 있기 때문에 P체널 형이라고 합니다. FET의 명칭 가운데서 2SJ11, 3SJ11등과 같이 J형으로 되어 있는 트랜지스터는 P체녈 형의 FET입니다.

위의 그림과 달리 게이트가 2개로 되어 있는 경우도 있습니다. 게이트가 2개로 되어 있는 것은 2개의 게이트가 내부에서 연결되어 있지 않고 개별적으로 나와있는 것입니다.

 

:: N체널형 접합 FET


위의 그림은 N형 반도체의 측면에 P형 반도체를 접합하고 N형 반도체의 양단과 측면에 있는 P형 반도체로부터 각각 리드를 내놓은 것인데 이것은 N체널 접합 FET입니다.
FET의 명칭 가운데서 2SK11, 3SK14등과 같이 K형으로 되어 있는 트랜지스터는 N체녈 형의 FET입니다.

 

:: MOS FET



위의 그림은 MOS(Metal Oxide Semiconductor)형 FET의 구조입니다. P형 반도체의 기판에 N형 반도체를 만들고 N형 반도체의 표면에 알루미늄으로 된 게이트를 부착시킨 것인데 N형 반도체와 게이트사이에는 실리콘 산화물의 엷은 막을 형성시켜서 절연도가 매우 높게 하였습니다.

위의 그림의 좌측에는 N형 반도체 양단에서 나온 두개의 리드중 한쪽은 드레인이고 다른 한쪽은 소스인데 이와같은 구조로 된 것을 디플레이션(depletion)형 MOS FET이라고 합니다.

그림 중간의 것은 인핸스먼트(enhancement)형 MOS FET라고 하는 것의 구조도로, 이것은 N체널이 없는 것으로 되어있으나 동작시에는 실리콘산화물의 엷은 막 옆에 N체널이 형성됩니다.

FET와 접합 트랜지스터를 비교하면 FET의 드레인은 TR의 콜렉터와 같고, 소스는 이미터와 같으며, 게이트는 베이스와 같습니다. 그리고 P체널형은 PNP형과 비슷하고 N체널형은 NPN형 TR과 비슷하기 때문에 PNP형 TR의 콜렉터에 -전압을 공급하는 것과 마찬가지로 P체널 FET의 드레인에는 -의 전압을 공급하고, NPN형 TR의 콜렉터에 +전압을 공급하는 것 처럼 N체널 FET의 드레인에는 +전압을 공급해야 합니다.

:: FET의 동작원리



위의 그림과 같이 N체널 접합 FET의 드레인과 소스에 드레인이 +가 되는 방향으로 전압을 공급하면 (이것을 드레인 전압이라고 함) N형 반도체 내에 산재하여 있는 과잉전자가 소스전극에서 드레인전극 측으로 이동하여 드레인 전류 ID가 흐릅니다.

이 때 아래의 그림과 같이 게이트와 소스간에 역방향 전압을 공급하면(이것을 게이트전압이라고 함) 게이트의 -전압에 의해 N체널 내에 전자가 반발당하여 공핍층이 생깁니다. 이때 생긴 공핍층은 전자가 없는 부분으로 절연영역이므로 전자가 이동할 수 있는 통로(체널)가 좁아져서 드레인전류 ID는 감소합니다. 여기에서 만약 역방향 전압을 더욱 증가시킨다면 통로는 더욱 좁아져서 ID는 더욱 감소하게 됩니다.



Posted by Paul Hwang
2007. 11. 17. 11:06

크리스탈(X-TAL)은 수동 발진자고 오실레이터(OSC)는 능동 발진자이다.

오실레이터는 발진 회로가 내장되어 있으므로주변 회로가 간단하지만, 크리스탈은 발진 회로를 구성해야 하고 특히 수십Mhz 이상인 경우는 overtone 발진을 해야 한다.

그러므로 판단 기준은

1. X-TAL 발진 회로가 내장된 IC를 사용하는 경우는 X-TAL을 사용한다.

2. 정밀한 주파수가 필요할 때 - 예를 들어 주파수 카운터, PLL, TIMER 등에 사용하는 경우는 X-TAL을 사용하고 콘덴서 대신 트리머를 사용하여 주파수 미세 조정을가능하게 한다.

3. 대량 생산인 경우는 COST면에서 아무래도 X-TAL이 유리하므로 X-TAL + 74HC04 등으로 발진 회로를 구성하는 것이 OSC보다 LOW COST가 된다.

그 외의 경우라면 OSC를 사용하면 된다.

1. 발진회로를 꾸밀 자신이 없는 경우

2. 가격보다 신뢰성을 원할 때

3. 수십Mhz 이상의 발진 주파수가 필요할 때

서로의 장단점은 있는데, 오실레이터는 주변 회로가 필요 없고, 꼽아 사용하면 되므로 매우 편리하지만 가격이 다소 높고, 주파수를 조정할 수 없다. 반면 크리스탈은 발진 회로가 필요한 대신 저렴하고, 트리머를 사용하여 미세한 주파수 조정이 가능하다.  이런 면에서 정확한 주파수를 맞추는 것이 필요한 부분은 오실레이터보다 크리스탈에 트리머를 사용하는 경우가 많다.물론 항온조 내장형 오실레이터의 경우는 매우 정밀하고, 주변 온도에 영향을 받지 않는 정확한 주파수를 발생시킨다. 물론 가격은 매우 비싸다.

crystal은 두께 진동에 의해 주파수가 발생한다.따라서 두께가 얇아짐에 따라 주파수가 증가한다. 이러한 crystal이 발생하는 주파수는 fund, 3rd, 5rd....와 같은 주파수 대역을 가지고 있는데, 이는 어떤 주파수를 이용하느냐에 따라 달라진다. 예를 들어 20MHz를 발생하는 두께를 가진 crystal의 경우는 사실상 20, 60, 100MHz 대역의 주파수를 발생하고 있는 것이다. 여기에서 20MHz를 이용하면 fund이고 60MHz를 이용하면 3rd가 되는 것이다. 가장 안정적으로 발진을 할 수 있는 주파수는 fund를 이용한 주파수 이지만 두께 진동을 하는 crystal은 주파수가 높아지면 두께가 얇아져 가공 및 제작하기가 힘들어진다. (fund 고주파수가 가격이 높은 이유가 여기에 있다.)
이와 같은 이유로 두께는 fund 두께와 동일하면서 주파수는 3배나 높은 3rd 세력을 이용하여 crystal을 만든다. 현재는 연마 및 가공 기술이 발달하여 3rd라 할 지라도 안정적으로 발진을 할 수 있으며(물론 fund 비해 약간은 떨어지지만)사용할 때는 주변의 발진 회로와 안정성, 가격적인 측면을 고려하여알맞는 crystal spec을 정할 수 있다.

발진회로를 만들때 크리스탈은 다른 소자 등이 필요하고 오실레이터는 그 자체로 모든 발진회로가 구성되어있다. 전원만 넣어주면 된다.

1. 오실레이터 핀 구성 및 구조

1pin - 종류마다 다른긴 한데,,, 인에이블 디스에이블로 또는 사용안함

2pin - GND

3pin - 출력

4pin - VCC

오실레이터 네핀중 세핀이 사용됩니다. 일반 IC를 보듯이 점이 있는곳을 1번핀이라 두고 4번핀에 전원 2번핀에 GND를 연결하면 3번핀에서 클럭이 나옵니다.

OSC 제조업체 스펙 [신형전자 http://www.shinhyung.net/pro02.htm]






2. 크리스탈 핀 구성도

1pin - 발진회로가 없으멵 74hc04 입력 또는 출력에 연결

2pin - 1pin 이 74hc04입력에 연결했으면 2pin 은 출력에 연결하고 출력에 연결했으면 입력에 연결한다.(크리스탈은 1,2 구분은 없습니다)

MCU 와 같이 발진회로가 내장되었는 경우 특별히 74hc04와 같은 ic 는 사용할 필요는 없습니다. 그냥 단자에 연결하시고 캐패시터등을달아서 사용하시면 됩니다.

크리스탈(X-TAL)과 오실레이터(OSC)는 모두 수정편을 이용한 발진 소자이다. 다만 크리스탈은 수정편 자체이고, 오실레이터는 발진 회로를 내장하여 전원만 넣어주면 파형이 나오도록 만든 것이다.

Posted by Paul Hwang
2007. 11. 9. 10:26

1. LED는 종류마다.색상마다.필요전압이 다름니다(**아레표 참조**)

2.제일좋은 방법은 LED를 구입할때 LED의 사양서(특성표)를 받는것인데 몆푼? 안되는LED를 사면서 사양서(특성표)를 달라기가 좀 그렇죠?

3.그럴때는 (**아레표 참조**)를 참조하시면 거의 맞습니다.

즉) 특수LED(모듈타입)를 빼고는 고휘도 든, 보통이 든 색상에 좌우됩니다.

색상 구 분 최소전압 최대전압 전류(일반) 전류(최대)
Red 2.0V 2.3V 20 ㎃ 50 ㎃
Orange 1.8V 2.3V 30 ㎃ 50 ㎃
Real Yellow 2.0V 2.8V 20 ㎃ 50 ㎃
emerald Green 1.8V 2.3V 20 ㎃ 50 ㎃
Real Green 3.0V 3.6V 20 ㎃ 50 ㎃
sky Blue 3.4V 3.8V 20 ㎃ 50 ㎃
Real Blue 3.4V 3.8V 20 ㎃ 50 ㎃
Pink 3.4V 3.8V 20 ㎃ 50 ㎃
백○ White 3.4V 4.0V 20 ㎃ 50 ㎃

[저항 계산방법]

1.병렬 연결일때:

저항값 = (전원전압-LED전압) / LED전류(보통15mA~20mA)

예) 전원 전압이 12V일 경우

적색LED일겨우 : (12 - 2) / 0.02 = 500[옴]

백색LED일겨우 : (12 - 3.4) / 0.02 = 430[옴] ---->430옴저항은 없으므로470옴사용

2.직렬로 연결할때:

저항값 = (전원전압-LED전압*수량) / LED전류(보통15mA~20mA)

예) 전원 전압이 11.1V일 경우

적색LED일겨우 : (11.1 - 2 * 4) / 0.02 = 155[옴] ---->155옴저항은 없으므로 150옴사용

백색LED일겨우 : (11.1 - 3.4 * 2) / 0.02 = 215[옴] ---->215옴저항은 없으므로 220옴사용

**백색의경우 3개를 연결하면 전원 전압에 육박하므로 2개까지만 가능합니다.**

**저항은 LED와 직렬로 붙이시고 +/-어느쪽 다리에 붙여도 상관없습니다

** LED는 극성이 있으므로 반드시 전원극성과 맞춰주시고직렬로 연결할때도 LED끼리 맞춰야 합니다.

즉)전원+-->저항-->LED(+)-->LED(-)-->LED(+)-->LED(-) -->전원-

Posted by Paul Hwang